本研究領域將著重於「高遷移率Ge通道short channel MOSFET」，輔以high-k閘極材料及奈米線製程技術，以建立新型奈米電子元件平臺，及發展在高速記憶體及感測方面之新穎結構與應用，期望NDL在矽電子元件有世界級的指標性研發成果。本研究重點計畫如下：

重點計畫：CMOS-compatible high mobility FETs on Si

由於Ge具有較矽更好的電子電洞遷移率，且半導體工業藍圖（Roadmap）也明確指引研發高遷移率Ge通道MOSFET的重要性，使得近年來各國皆積極地投入此項研究工作。本實驗室在此研究計畫中，主要著重在矽上Ge材料成長、high-k閘極材料、Ge通道元件結構設計（GOI、finFET、或奈米線型）和相關製程等研究工作，以期獲得世界級的研發成果。

Sub-project 1：Si nano-wire device technology

採用側壁邊襯蝕刻技巧來形成矽奈米線（一種非常簡易且低成本的新穎製程），研製矽奈米線薄膜電晶體結構。由於該矽奈米線的一部份外表曝露在外，可感測表面的電荷狀態與變化，故相當適合於生化感測器的應用。

Sub-project 2：Gate engineering and memory devices

研發high-k閘極材料、及包含量子點的閘極絕緣層，製造新型非揮發性記憶體元件。