1張鼎張、2劉柏村

1國家奈米元件實驗室研究員

2國立交通大學電子研究所博士生

隨著半導體技術的進步，元件的尺寸也不斷地縮小，而進入深次微米的領域中。當積體電路的積集度增加時，使得晶片的表面無法提供足夠的面積來製作所需的內連線(Interconnects)，因此為了配合元件縮小後所增加的內連線，多層金屬導體連線的設計，見（圖一），便成為超大型積體電路技術所必需採用的方式。然而，隨著金屬導線層的數目不斷增加時，電子訊號在金屬連線間傳送的時間延遲（即電阻(R)與電容(C)乘積值），已成為元件速度受限的重要原因（見圖二）。

為了降低訊號傳遞的時間延遲，具有低電阻和低電容的材料，便因此應蘊而生。在低電阻部份，金屬銅由於具有高熔點，低電阻係數(~1.7mW-cm)及高抗電子遷移(Electronmigration)的能力，因而成為最有希望取代金屬鋁的金屬材質。另一方面，在低電容部份，電容C=e (A/d)，由於製程上及導線電阻的限制，使我們不考慮藉由幾何上的改變（例如：改變導線面積）來降低寄生的電容值。因此，具有低介電常數(low k)材質（可分為無機類及有機類聚合物）的研究，就成為主要的發展趨勢。本文將簡述幾種半導體業界所廣泛採用的無機類低介電材質及其製程技術，以使讀者能對低介電材質技術的發展能有一概略之了解。

一般用於金屬導線間的介電材質層(Intermetal dielectric)，簡稱為IMD，其規格要求為高可靠度、低應力、製程簡單化、不易吸水和易於與金屬導線間作整合。傳統上，用於介電層的材料，是以電漿輔助化學氣相沉積法(PECVD)沉積的SiO2，其介電常數約為3.9∼4.2。另一些常用於介電層的材料以二氧化矽基(SiO2-based)、矽氧烷基(Siloxane-based)、矽化氮基(SiN)及陶瓷類(ceramic-like)材質為主。然而，由於其介電常數大多高於3.0以上，在邁入深次微米的領域時，我們需要使用介電常數更低的材質，來配合元件尺寸的縮小，以達到我們要求的性能，如：降低訊號傳遞的時間延遲、降低功率損耗及其相互間的訊號干擾(Crosstalk)。

現今已有許多低介電常數（小於3.9）的材質被發展出來（見表格一）[1]。這些材質主要可分為無機類與有機類兩種。另外，若根據其沉積的方式又可分成化學氣相沉積(CVD)及旋塗式塗佈法(Spin-on)等方式[2-4]。在無機類低介電材質方面，首先，以電漿輔助化學氣相沈積法成長類似SiO2的SiOF低介電材質被發展，並以廣泛應用於積體電路後段製程的介電層上[5-7]。SiOF薄膜其成長方式就像硼磷矽酸玻璃(BPSG)的製程一樣，只不過是在成長SiO2的同時，內部摻入(In-situ doping)含有氟的物質。所以，可說是現有積體電路製造技術的延伸，再加上，由於SiO2中氟的含量除了可以降低介電常數（大約為3.0）之外，還可以改善沈積薄膜時的填溝能力(Gap filling)[8]。因此，已廣泛地被應用於積體電路製造技術中，而成為一種成熟的技術。不過，由於SiOF膜中的氟含量不易控制，容易導致吸水的傾向，而呈現較不穩定的特性，使得在可靠性(Reliability)方面產生了極大的衝擊[8]。

旋塗式玻璃法(Spin-on glass)，簡稱SOG，是現在最普遍被採用的一種局部性的(Locally)平坦化技術。由於是一種把溶於溶劑的介電材料，以旋塗式塗佈法塗於(Coating)晶圓上，因此成為相當方便的技術，且填溝能力也很不錯，因此有許多的SOG供應廠商為了提供符合低介電常數的SOG材料，已不斷地在研發，像HSQ (Hydrogen silesquioxane)和MSQ (Methylsequioxane)等以silsequioxane為基材的聚合物(Polymer)，其最小介電常數值約為2.6~2.8左右，也被廣泛的應用於先進的半導體製作中。

本文將針對上述所提到的三種低介電材質SiOF、HSQ及MSQ分別探討，詳盡介紹各自的特性，例如：薄膜基本特性（包括薄膜厚度，折射率，應力變化及漏電流的情形）和熱穩定度的問題，以及應用於積體電路技術整合上可能遇到的一些問題。以期能使讀者對這些低介電材質能有一更深入廣泛的了解。

SiOF薄膜的沈積可利用下列數種方式來達成。例如：以Tetraethoxysilane (TEOS)-C2F6-O2 [9]為反應物，利用雙頻率電漿輔助之化學氣相沈積(Dual frequency plasma enhanced CVD)方法，或是以SiF4-O2 [10]為反應物，利用電子迴旋共振(ECR)產生電漿的ECR CVD方式及以TEOS-CF4-O2 [11]為反應物，利用電漿輔助的化學沈積（PECVD）方法來沈積SiOF……等，都是目前工業界所廣泛採用的技術。首先，由（圖三）的實驗結果可知，氟含量的增加確實可達到降低介電常數的目的。然而，SiOF薄膜的抗水性不佳，而且由於水分子是一種極性分子，一旦水氣含入薄膜之中，則很容易使薄膜的介電常數升高。除此之外，水氣的吸附也會對後續的製程步驟造成負面的影響，例如，在形成鎢插塞(W-plug)的期間，吸附的水氣會在成長鎢膜的同時，自引洞(Via)的側壁逸出，而使得鎢膜成長不均勻，造成不良的階梯覆蓋能力(Step coverage)，進而造成引洞極大的接觸電阻值，此對元件的可靠性造成很大的衝擊。有鑑於此，我們將介紹一種有效的後續處理方式，可以增強SiOF薄膜的抗水能力，使其能夠可靠的整合於多層導體連線結構的技術中。

在現今半導體的技術中，氮化矽(Si3N4)材質，時常被使用於金屬導線完成後的最後一道保護層(Passivation layer)以防止水氣的侵入。其中氮元素便扮演著很重要的角色。由於這種想法的興起，我們利用了氮電漿(NH3 plasma)這種新式的後續處理方法於剛沈積(As-deposited)的SiOF薄膜。

首先，讓我們觀察隨著不同時間NH3電漿處理後SiOF薄膜折射率變化的情形。從（圖四）中，我們可以發現隨著NH3電漿處理的時間增加，而SiOF膜的折射率也有些微增加的傾向。這說明了薄膜的結構已發生了改變。由於，介電常數正比於折射率的平方根值；因此，可猜測經過NH3處理後的SiOF薄膜之介電常數將有上升的趨勢。這個推論可由（圖五）得到證明。不過，從（圖五）可以看到儘管介電常數上升，但其變化不大；因此，經過NH3處理以後的SiOF薄膜仍能維持低介電常數的特性。

圖四 SiOF薄膜折射率與NH₃電漿處理時間關係圖

圖五 SiOF薄膜介電常數隨NH₃電漿處理時間變化的情形

在前面的介紹中，已提到SiOF薄膜的抗水性不佳，且一旦吸附水氣之後，介電常數值就會升高。有鑑於此，我們試圖比較經過NH3電漿處理後的SiOF與未經處理的SiOF薄膜暴露在大氣中兩個星期之後的變化情形。從（圖六）的實驗結果中，我們發現未經NH3電漿處理過的樣品，其介電常數有迅速上升的情形，而經過NH3電漿處理過的樣品，其介電常數依然保持在穩定的值。因此，NH3電漿處理是一種有效能保持SiOF薄膜介電常數值穩定的一種處理方法。

圖六 SiOF薄膜暴露在大氣中兩星期後的介電常數變化情形

（圖七）的(a)與(b)圖中分別顯示SiOF膜與經過NH3處理後SiOF膜的X光光電子儀(XPS)測量的結果。在（圖七）之(b)中，我們發現有一極明顯的N原子訊號出現，而在（圖七）之(a)中卻沒有發現。由此，可以證明出在經過NH3電漿處理的SiOF膜表面有被氮化的現象。在此，我們將SiOF薄膜在經歷NH3電漿處理前及後的特性，列舉於（表格二）中。從表格中，發現在經歷十分鐘的NH3電漿處理後，SiOF膜表面氟的含量僅減少15%，因此，介電常數值的變動也不大。同時，我們也可以由（圖八）的歐傑電子能譜圖(AES)中發現，經過NH3處理後的SiOF膜表面有很強的氮訊號出現，而在基材(Bulk)中卻無但訊號的出現。同時，氟元素的濃度僅在表面有些許的下降，而在基材中，卻仍維持著高程度的含量。綜觀上述，使我們了解到NH3電漿的處理僅是一種表面效應，所以對SiOF膜的底材特性不會造成重大的改變。因此，薄膜在經過NH3電漿處理後仍能保持低介電常數的特性。除此之外，NH3電漿的處理也可以降低引洞(Via hole)的接觸電阻值。（圖九）的實驗結果也驗證了我們的理論。首先，我們可以看到管洞的接觸電阻值隨著氟含量的增加而增加。這是由於氟含量的增加造成了SiOF膜的吸附水份，這使得在沈積金屬鎢時，水汽從管洞的側壁逸出，造成鎢金屬的不良成核(poorly nucleated)，因此，出現較高的接觸電阻值。然而，經過NH3電漿處理後的樣本，由於其具有較強的抗水能力，所以有較少水汽吸附的情況，故管洞的接觸電阻值較低。這些現象說明了NH3電漿的後續處理方法，的確是一種有效減輕水氣吸附的方法。

圖七 經過NH₃處理後的SiOF膜的Ｘ光光電子(XPS)圖

1. 未經過處理的SiOF膜
2. 經過NH₃處理後的SiOF膜

圖八 經過NH₃電漿處理後SiOF薄膜的歐傑電子能譜圖

圖九 SiOF薄膜管洞接觸電阻值與氟含量的變化情形

表二 經過NH₃電漿處理後SiOF薄膜的折射率，密度，薄膜及含氮的含量的變化量

Hydrogen Silsesquioxane簡稱為HSQ，其分子式為(HSiO1.5)n。它是由道康寧公司(Dow Corning Corporation)所開發的一種無機類低介電材質，其溶於異丁基甲烷酮(Methylisobutyl ketone，簡稱MIBK)中。可藉由旋塗的方式，將溶液塗蓋於晶片表面，接著經由一連串的烘烤(Bake)及固化(Curing)的步驟，使薄膜結構從籠狀(Cage-like)轉變成網路狀(Network)結構，如（圖十）所示。由於這種多孔的(porous)結構，使得HSQ薄膜具有介電常數小於3（約2.7）的低介電常數特性。在本節裡，將針對HSQ薄膜的基本特性及熱穩定性做一介紹。

圖十 HSQ薄膜的結構

首先，我們觀察經過一連串烘烤及固化步驟之後的HSQ薄膜FTIR頻譜圖，如（圖十一）(a)所示。而（圖十一）(b)是（圖十一）(a)的放大圖。從圖中，我們發現在烘烤期間，HSQ薄膜的FTIR圖幾乎維持不變，但是，在400℃的固化程序Si-O stretch鍵結及Si-O bend鍵結的變化很大。這說明了薄膜的結構已由Cage like轉變成Network like的形式。薄膜的厚度變化可由（圖十二）所示。薄膜剛沈積的厚度是324nm，在經過300℃的烘烤後，厚度降到306nm。這是因為薄膜中的溶液揮發所致。然而，在經過固化程序之後，薄膜的厚度突增到324nm。這結果再次說明了固化的步驟改變了薄膜結構，使得HSQ重新鍵結並形成了多孔化的結構。折射率的變化，從剛旋塗的1.405降到固化後的1.372，也可以印證了多孔化結構所造成的low k特性。在一連串烘烤及固化過程中，薄膜應力隨溫度變化的情形可由（圖十三）得知。剛旋塗沈積的薄膜具有10MPA的拉伸能力(tensile stress)，經過烘烤的過程之後，拉伸力上升到25MPA。最後，在400℃的固化程序後，拉伸力達到88MPA，應力變化的程度小於100MPA仍屬於可接受的範圍。

圖十一 經過一連串烘烤及固化程序後的HSQ薄膜FTIR頻譜圖

圖十二 經過一連串烘烤及固化程序後，HSQ薄膜厚度變化的情形

圖十三 經過一連串烘烤及固化過程中，HSQ薄膜應力隨溫度變化的情形

熱穩定性是使用low k材料時，所要考量的重要因素之一。尤其是在面對整合技術上的一些高溫製程，例如金屬鎢的化學氣相沈積、高於400℃的退火製程及晶圓的打線(Chip bonding)過程。本節將探討不同的固化溫度及固化時間對HSQ薄膜特性的影響。

首先，考慮固化溫度由350℃升到600℃時的情形。FTIR頻譜圖如（圖十四）所示。（圖十四）(b)是（圖十四）(a)的放大圖。從圖中，我們可看到在350℃的溫度時，HSQ的結構仍保持在Cage-like的結構，到了400℃時，HSQ薄膜中浭etwork荇p值的訊號高於毧age-like茠滌T號強度。所以，此時薄膜的結構近似於二氧化矽(SiO2)。當固化的溫度上升到500℃以上時，Si-H鍵結的訊號強度有明顯的下降趨勢，而Si-OH鍵結強度卻增強，如（圖十四）(b)所示。Si-H鍵的訊號越強的話，越能保持低介電常數的特質，相反的，若Si-OH鍵結訊號強度增加時，薄膜吸附水氣的程度就會相當嚴重。一旦薄膜吸水之後，介電常數就會上升而失去低介電常數的特性。因此，介電常數也由原本的2.7上升到600℃時的5.6。除此之外，薄膜的漏電流也會隨著溫度的上升而增大。這個結果可由（圖十五）看出。從圖中，我們可以了解到400℃的固化溫度對HSQ薄膜而言是一種最佳的條件。

圖十四 HSQ薄膜隨不同固化溫度變化的FTIR頻譜圖

圖十五 不同固化溫度時，HSQ薄膜漏電流的變化情形

接著，我們將探討固化時間對薄膜特性的影響。（圖十六）顯示經過1到3小時的固化時間後，HSQ薄膜的FTIR圖。從圖中，我們可以發現Si-H鍵結訊號的強度隨著固化時間的增長而下降。這是因為長時間的固化，使得薄膜鍵結(Crosslinking)的程度增強，薄膜結構更加的緻密，以致於結構的多孔性降低。因此，介電常數也由原本的2.7上升到3.6左右。薄膜的漏電流特性也隨著固化時間的增加而增大，如（圖十七）所示。

圖十六 HSQ薄膜隨不同固化時間變化的FTIR頻譜圖

圖十七 HSQ薄膜的漏電流隨不同的固化時間變化的情形

綜合以上的討論，我們可知薄膜的易吸水特性常造成HSQ薄膜的介電常數值及漏電流上升，使得薄膜的可靠性不佳。因此，為了改善這些不佳的狀況，我們發展了一有效的改善HSQ薄膜特性的方法。即利用氫電漿及氟離子佈植的方法，可大大的降低HSQ薄膜的漏電流，並維持高程度的Si-H鍵使得介電常數保持一定，且薄膜的熱穩定性也提高。其結果可由（圖十八）至（圖十九）所示。

圖十八 經過不同時間氫電漿處理後，HSQ薄膜漏電流變化的情形

圖十九 經過氟離子佈植處理之後，HSQ薄膜漏電流的情形

Methylsilsesquioxane（簡稱MSQ）是由Allied Signal Corporation 所合成的一種以矽(Si)為主，而且具有甲基(CH3)的Si-CH3鍵結所組成的高分子化合物(polymers)，其分子結構與HSQ的結構（如（圖十）所示）很類似，只不過是以甲基取代原本氫原子的位置[15][16]。由於Si-CH3鍵結的極性不如Si-O鍵結（如：SiO2, HSQ的主要鍵結成份）強，因此具有比HSQ薄膜還低的介電常數特性。雖然MSQ具有甲基(CH3)的鍵結，但仍屬於矽(Si)為主的矽酸鹽類(silsesquioxane)，因此，也在此章節中做一概述。

如（圖二十）所示。為經過一連串烘烤及固化過程MSQ薄膜的折射率(refractive index)變化情形。折射率是一種可預測薄膜特性的參數，基本上，折射率(n)welcome datacomp 窗陜r，其中Er為介電常數。由（圖二十）中我們可以了解到剛塗旋後(as-spun)的薄膜，具有1.435的折射率，而在經過250℃烘烤之後，折射率降低到1.41。最後，經過400℃，30分鐘的固化之後，折射率更降低到1.367。這些現象的原因主要是因為在經歷180℃及250℃兩步驟的烘烤之後，薄膜中所含的大量溶劑已被蒸發，可由薄膜的厚度從烘烤前的920nm變化到545nm而可得知。在N2環境下，400℃的固化步驟使得薄膜結構改變，從籠狀結構變成網狀結構，類似二氧化矽的結構。從（圖二十一） FTIR頻譜可看出這個趨勢。在剛旋塗後的薄膜，H-OH鍵位在約3500 cm-1處，C-H鍵的峰值在2975cm-1，Si-C鍵的峰值在1273cm-1和781cm-1 ，Si-O 毧age like蚆銂漁p值在1126cm-1，而Si-O 浭etwork荇p值在1027cm-1處。經過180℃和250℃的烘烤之後，由於有機溶液被蒸發，H-OH峰值的強度減弱，Si-O鍵的峰值強度也減弱，而Si-O-Si鍵的峰值強度卻增加。在400℃的固化之後，H-OH鍵結完全消失，而一個陡峭峰值的Si-O-Si鍵結開始出現。這清楚的可以看出，經過400℃，30分鐘的固化處理，可以使得大量的Si-O鍵結，連結形成Si-O-Si鍵。經過固化步驟後，厚度突然增加到565nm，厚度的上升很可能的原因是因為小的孔洞(Voids)在Si-O-Si結構中出現[17]。MSQ薄膜應力變化的情形如（圖二十二）所示。這剛旋塗後的薄膜受到有1Mpa的拉伸應力，預烤過後，受到5Mpa的拉伸應力，在400℃，30分鐘的固化之後，薄膜所受到的拉伸應力達到58Mpa，這些原因是因為在預烤的過程中，大量的溶劑蒸發，這使得薄膜稍微縮小一點，因此，張力也僅增加些許。然而，在固化之後，薄膜結構改變，而且交互鍵結起來(crosslink)，因此，張力增加的很大。（圖二十三）則是顯示MSQ薄膜填洞能力(gap-filling)的SEM圖。其中溝渠(trench)的寬是0.6 um，深為0.6 um。因為預烤的溫度可以使薄膜發生輕微的流動，這足以顯示在高深寬比(high aspect ratio)的渠道中，MSQ具有很好的填洞能力。

圖二十 　 經過一連串烘烤及固化過程後，MSQ薄膜的折射率變化情形

圖二十一　 經過一連串烘烤及固化過程後，MSQ薄膜的FTIR頻譜圖

圖二十二　 經過一連串烘烤及固化過程後，MSQ薄膜的應力變化情形

圖二十三　 MSQ薄膜填溝情形的SEM圖

如同前面討論的方式，我們將從兩個方向來探討薄膜的熱穩定性。首先，我們改變固化的溫度。其次，我們再改變固化經歷的時間。

（圖二十四）顯示不同固化溫度時MSQ的FTIR頻譜圖。在固化溫度是350℃，400 ℃及500℃時，FTIR頻譜圖幾乎是相同的，峰值的強度也沒有太大的變化。然而，在600 ℃的固化溫度時，薄膜的結構有著很大的變化。從FTIR spectra中顯示在600℃的溫度時，Si-O，C-H鍵結的峰值強度減少，而Si-OH鍵的峰值增強。由於Si-C鍵結的消失及Si-OH鍵的出現，使得MSQ薄膜逐漸失去了低介電常數的特性。這暗示了大約在500℃以下，MSQ薄膜的熱穩定度還不錯，但到了500℃以上，則薄膜開始分解，並失去了低介電常數的特性。

圖二十四 　 不同固化溫度時，MSQ薄膜的FTIR頻譜圖

（圖二十五）顯示600℃固化後的MSQ薄膜曝露於實驗室空氣中一個星期之前後的FTIR頻譜圖。從圖中可觀察到薄膜吸附了相當多的水份(3350cm-1)以及在一星期後Si-OH鍵和H2O鍵結的強度增加。因為Si-OH鍵的形成和Si-C，C-H鍵的破壞，使得薄膜容易吸附水氣，這不僅使薄膜的介電常數改變，也使漏電流增大。介電常數值及薄膜漏電流隨著不同的固化溫度而改變的情形如（圖二十六）及（圖二十七）所示。

圖二十五　 經過600℃固化之後的MSQ薄膜曝露於實驗室空氣中一星期之前後的FTIR圖

圖二十六　 MSQ薄膜介電常數隨不同固化溫度的變化情形

圖二十七　 MSQ薄膜漏電流隨著不同固化溫度的變化情形

薄膜的特性：

（圖二十八）顯示MSQ隨著不同固化時間的FTIR頻譜圖。從圖中顯示，FTIR 頻譜幾乎是相同的，似乎依然保持低介電常數的特性。薄膜的介電常數及漏電流隨不同固化時間變化的情形如（圖二十九）及（圖三十）所示。介電常數仍維持在低介電常數(=2.7)的性質，而漏電流的大小也幾乎相同。因此固化，時間似乎對MSQ薄膜的特性影響不如固化溫度的影響程度那麼大。

圖二十八　 MSQ薄膜隨著不同固化時間變化時的FTIR頻譜圖

圖二十九　 MSQ薄膜介電常數隨著不同固化時間的變化情形

圖三十　 MSQ薄膜漏電流隨著不同固化時間變化的情形

本文概述目前廣為被IC工業所應用的兩種無機類低介電常數材質，SiOF，HSQ及MSQ材質。SiOF薄膜的製程方式極為簡單，僅在成長SiO2膜的同時，參雜一含氟的氣體，即可得到有較低的介電常數值，然而，由於氟的含量控制不當的話，常會使薄膜易於和水反應，吸附水氣，而造成高的k值及漏電流值。因此，我們發展了一NH3電漿處理的方法，可以使介電常數值保持穩定，並能加強其阻擋水氣的能力，因此，可保持SiOF膜低介電常數的特性。在HSQ材質方面，由於HSQ結構的多孔性，使得其具有低於3.0以下的介電常數值，且具有低薄膜應力及良好的填溝能力，因此，廣為工業界應用於多層導體連線結構中的介電質層，然而，其熱穩定性及薄膜漏電流程度大致在400℃時為最佳條件。而我們發展了以氫電漿及氟離子佈植的方法，大大的改善了薄膜的特性，不但使薄膜的穩定度提升到500℃，薄膜的漏電流值也會隨著氫電漿處理時間的增長而下降，提高的薄膜的可靠性，使其更能有效的應用於深次微米技術中的多重導體連線結構。在MSQ薄膜方面，由於MSQ高分子聚合物具有較低的密度，再加上薄膜中的Si-CH3鍵取代了高極性的Si-O鍵，因此使得MSQ薄膜具有更低介電材質的特性。在MSQ熱穩定性的討論中，我們發現到MSQ的熱穩定度很好，只要固化溫度在500℃及固化時間不超過3個小時，則薄膜的特性仍可保持穩定。這主要原因是因為薄膜中含有高含量的Si-C鍵結，這使得有關薄膜晶格的特性，如薄膜縮小的程度不會有太大的變化。因此，由於好的熱穩定及低介電常數的特性，使得MSQ能夠應用於積體電路的製造上。

1. A. S. Harrus, M. A. Plano, D. Kumar and J. Kerry, Material Research Society Symp. Proc., Vol. 443, 1997, p. 21.
2. T. E. Seidel, C. H. Ting, Material Research Society Symp. Proc. Vol. 381, 1995, p. 3.
3. C. B. Case, C. J. Case, A. Kornblit, M. E. Mills, D. Castillo, R. Liu, Materials Research Society, Vol. 443, p. 177.
4. Neil H. Hendricks, Materials Research Society, Vol. 443, 1997, p3.
5. T. Homma and Y. Murao, Proc. VLSI Multilevel Interconnection Conf., 1993, p. 71.
6. T. Homma, Y. Murao and R. Yamagushi, J.Electrochem. Soc., 1993, p. 140.
7. J. Ida, M. Yoshimaru, T. Usami, A. Ohtomo, K. Shimokawa, A. Kita and M. Ino, Proc. IEEE Symp. on VLSI Technology, IEEE, New York, 1994, p. 59.
8. Takashi Usami, Kimiaki Shiokawa, International Conference on Solid State Devices and Material, 1993, p. 161.
9. Tetsuo Matsuda, M. J. Shapiro DUMIC Conference, 1995, p. 22.
10. Takashi Fukada, Takashi Akahori, International Conference on Solid State Devuces and Materials, 1993, p. 158.
11. Nobuo Hayasaka, Hidesh Miyajima International Conference on Solid State Devices and Materials, 1995, p. 157.
12. Shiu-Puu Jeng, Kelly Taylor 浵ighly porous interlayer dielectric for interconnect capacitance reduction* ULSI Symposium, Kyoto, Japan,1995.
13. Ting Chang Chang, Yu Jane Mei, DUMIC Conference, 1997, p. 337.
14. A. Nakashima, M. Egamid DUMIC Conference, 1997, p.303.
15. N. P. Hacker, J. S. Drage. VMIC Conference, 1995, p. 138.
16. Joanne Y. Chee, James S. Drage VMIC Conference, 1993, p. 128.
17. Jadashi Nakano, Kyoji Tokunaga, J. Electrochemeical Society, No.4. Vol 142, 1995, p. 1303.