●CMOS-MEMS Accelerometer
微機電技術早已於2,30年前就開始發展，利用類似半導體之製程技術，經由長膜、微影、蝕刻等過程，製作出懸浮結構，經由電路的控制產生機械運動等行為。著名之應用產品如德州儀器製作的DMD鏡面結構，使用在投影機上。
目前微機電技術普遍應用在像加速度計感測、噴墨印表頭、壓力感測器…等日常生活上，近期又因任天堂公司所推出的互動遊戲機Wii而再度引起注意，未來應可在3C消費性電子產品上，受到更廣泛的應用。
本組微機電加速度器製程開發，乃是與國立清華大學微機電實驗室─方維倫教授合作開發三軸微型電容式加速度計與壓力計，透過本組所提供微機電相關製程，再結合方教授之設計，完成三軸微型電容式加速度計與壓力計之製作。

	上圖為CMOS-MEMS Accelerometer 開發測試過程中，測試矽基材等方向蝕刻之結果。

	上圖為矽基材等方向蝕刻測試，元件完成懸浮之結果。

 

●90 nm STI(Shallow Trench Isolation) Scheme

	圖示為90 nm製程的STI結構，凹下部分即STI區域，用乾蝕刻技術蝕刻矽底材3500~4000 A深度，再沈積二氧化矽用以作為元件之隔絕以避免漏電流；凸出部分為MOS主動區域，用以建構MOS元件。
	上圖為90nm STI結構圖

 

●90 nm Poly Gate Scheme (I-line Lithography)

	利用I-line Lithography技術曝出約300 nm線寬的光阻，再用乾蝕刻技術微縮(trimming)至90 nm，如圖ADI-ATI，接著以二氧化矽為硬罩幕(hard mask)蝕刻多晶矽至閘極氧化層到終點偵測為止，用以製作MOS元件的閘極電路，其TEM照片如圖所示。
	上圖為90nm Poly Gate TEM照片

 

●Bulk FinFET-AA (I-line Lithography)

	利用I-line Lithography技術得出約200 nm線寬的光阻，再用乾蝕刻技術 微縮(trimming)至50 nm，接著以氮化矽為硬罩幕(hard mask)蝕刻矽底材至3000 ~ 4000A深度，用以製作FinFET的主動區域(AA)，其TEM照片如圖所示。
	上圖為FinFET-AA SEM照片
	上圖示為FinFET-AA TEM照片

 

●Dry Oxide 25 A

本組利用ASM A400垂直爐管系統，已完成Dry Oxide 25 A製程開發，相較於Wet Oxide製程，本製程開發可提供更高品質的氧化層薄膜，適合用在半導體製程Gate Oxide之應用。為了能有更好的元件效能，本系統可在熱氧化製程中，加入N2O氣體，消除surface dangling bond。以穩定且快速的製程，服務更多的使用者。

上圖為Dry Oxide 25 A高解析度電子顯微鏡照片

 

●CMOS-MEMS Accelerometer

下圖為利用α-Si製作深蝕刻之結構層，蝕刻後的結果。α-Si厚度為3μ，使用ICP Etch蝕刻出完整之結構。